IC layout设计是将电子电路图转换为实际制造所需的几何图形的过程。这些几何图形定义了晶体管、电阻、电容等基本元件的位置和连接方式，并最终形成在硅片上的实际电路。IC layout设计是IC设计的最后一步，它决定了集成电路的物理结构。
IC layout主要分为Analog Layout（版图设计）和 Digital Layout（PR，Placement and Routing），两者主要的区别在于前者以手动布局布线为主而后者以工具自动布局布线为主。这里站长主要介绍Analog Layout。
IC layout主要流程有：布局、布线、验证、生成GDSII文件。其中，验证阶段主要包括：设计规则检查（DRC-Design Rule Check）、版图与原理图一致性检查（LVS-Layout Versus Schematic）、寄生参数提取（PEX-Post Extract）、后仿真（Post Layout Simualtion）。GDSII文件：一种描述版图标准格式的文件，可用于加工厂制造。
Analog Layout常见的使用工具有Cadence Virtuoso 和 Synopsys Custom Compiler。
请注意：对于未授权私自转载者，本人保留法律追诉权。
连载文章
- Virtuoso 版图小技巧 UPDATED
- Calibre 技能 UPDATED
软件使用
- Virtuoso
- Virtuoso快捷键介绍及分享
- 介绍如何将Calibre集成到Virtuoso菜单栏上
- Virtuoso Workpace/Palette（LSW）定制化
- Virtuoso（Layout_xl）高亮神器Net Tracer功能介绍
- Virtuoso Palette Containers （LSW）三种显示模式介绍
- Virtuoso Multipart Path GuardRing制作介绍
- Virtuoso Fluid GuardRing 制作
- Virtuoso 创建虚拟组合库
- Virtuoso 中 “Copy”的进阶之路
- Virtuoso Layout_XL VS Layout_L 大比拼
- 介绍Virtuoso 中自动放置Pin功能（飞Pin）
- Voltus-Fi EMIR Analysis Flow
- Abstract
- VNC